Generación estructurada de testbenchs para diseño HDL con LLM
STG genera testbenchs deterministas 720x más rápido que métodos LLM, reduce falsos positivos y ahorra energía. Ideal para verificación de diseño de chips.
#diseño hardware
EstRTL: Generación de Código RTL Guiada por Estimación Funcional
Descubre EstRTL, un framework basado en LLMs que mejora la corrección del código RTL mediante estimación funcional. Aumenta la precisión hasta un 9%.
ML con Túnel Cuántico: Modelos de Ruido Físicos
El algoritmo TAC corrige errores por túnel cuántico en IA sin reentrenamiento. Recupera el 95% de precisión con 3.4x menos gastos generales.